

TYPY PAMĚTI A JEJICH KONSTRUKČNÍ PRINCIPY

Paměť: zařízení pro uchování programů a dat v počítači

Základní funkce: zápis a čtení (ex. paměti s pevným obsahem, které lze pouze číst)

ROZDĚLENÍ PAMĚTI

-podle použití v počítači

- např. - operační (hlavní) paměť
- vnější paměť
- (existují i další - viz příští přednáška)

-podle fyzikálního principu

- polovodičové
- magnetické
- optické

-podle způsobu výběru datových položek

- s adresovým výběrem (adresové)
- s postupným výběrem (seriové)
- asociativní - výběr podle části uložené informace, tzv. klíče (CAM)
- zásobník - LIFO
- fronta - FIFO

- podle možností a způsobu změny uložené informace

- paměti pro čtení a zápis	RWM
- obsah lze libovolně přepisovat	RAM
	SRAM - statická
	DRAM - dynamická

Paměti RAM jsou energeticky závislé (volatilní). Uložená informace zanikne po vypnutí napájení.

- paměti permanentní

- obsah určen buď při výrobě	ROM
- nebo jednorázovým naprogramováním	PROM

- paměti semipermanentní

- obsah určen naprogramováním, lze je vymazat a přeprogramovat	EPROM
	EEPROM
	FLASH

Permanentní a semipermanentní paměti jsou energeticky nezávislé. Informace zůstane uložena i po vypnutí napájení dokud není přepsána.

V této a příští přednášce se budeme zabývat pouze polovodičovými paměti s adresovým výběrem, které se používají pro konstrukci hlavní paměti počítače. Vnější paměti patří mezi periferní (přídavná) zařízení - viz přednáška 11.

ZÁKLADNÍ POJMY

Paměťová buňka - základní stavební blok paměti, sloužící k záznamu jednoho bitu.


Paměťové místo - skupina paměťových buněk, které lze současně zapisovat nebo číst (jejich počet je dán šírkou slova paměti).

Položka - obsah paměťového místa.

Adresa - číselné označení (index) paměťového místa jímž lze vybírat jednotlivé položky. Počet položek se nazývá kapacita paměti.

Paměťová matici - skupina paměťových míst uspořádaná tak, že je lze vybírat adresou.


Hlavní paměť komunikuje s ostatními jednotkami počítače prostřednictvím adresové, datové a řídicí sběrnice (opakování z 1. přednášky).



Hlavní paměť je sestavena z paměťových obvodů (v dnešní době zpravidla integrované obvody vyrobené technologií CMOS).

VNITŘNÍ STRUKTURA PAMĚŤOVÝCH OBVODŮ A JEJICH VLASTNOSTI

BLOKOVÉ SCHÉMA TYPICKÉHO PAMĚŤOVÉHO OBVODU



Kapacita paměťového obvodu je dána šírkou jeho adresové a datové sběrnice. V tomto případě 2^m slov po $k+1$ bitech.

Dekodér řádků: dekóduje binární kód na kód 1 z n (přesněji 1 z 2^{k+1})
Obvod výběru sloupců: jeden multiplexer pro každý datový bit
Paměťová buňka: např. bistabilní klopný obvod u statické paměti RAM - podrobněji viz dále

Řídicí signály:

- OE - aktivace výstupních třístavových budičů datové sběrnice
- WE - povolení zápisu (u permanentních pamětí odpadá)
- CS - výběr čípu - aktivní úroveň (0) podmínuje provedení zápisu nebo čtení

TYPICKÁ ORGANIZACE PAMĚŤOVÝCH OBVODŮ(Pozn. $n=j+1$)

- 2ⁿ8 ... obvody SRAM, ROM, EPROM, některé EEPROM, FLASH
např. 32kx8, 64kx8, 128kx8, ... 512kx8
- 2ⁿ1 ... obvody DRAM
např. 256kx1, 1Mx1, ... 16Mx1
- 2ⁿ9 ... paměťové moduly DRAM
2ⁿ36 ... např. 256kx9, 1Mx9, ... 4Mx36
- .
- 16MBx36 ... 60ns
parita:
 $4 \times 8 + 4 = 36$

SIMM - Single In-line Memory Module
DIMM - Dual In-line Memory Module


UPS 9 • 5

14.3.2000 © P. Slaba - H. Kubátová

**CHOVÁNÍ PAMĚŤOVÝCH OBVODŮ
A JEJICH PARAMETRY**

Pro bezchybné provedení čtení a zápisu je nutné dodržet minimální (výjimečně i maximální) zpoždění mezi aktivací jednotlivých signálů a dalšími událostmi - např. čtení z datové sběrnice

Typický průběh operace čtení ze statické paměti RAM



Podobný časový diagram má i většina permanentních a semipermanentních pamětí.


Typické parametry moderních pamětí SRAM:

doba přístupu od adresy ... 15-70ns=100%
min. doba čtecího cyklu ... ≥ 100%
doba přístupu od CS ≤ 100%
doba přístupu od OE cca 50%

UPS 9 • 6

26.6.1995 © P. Slaba

Typický průběh operace zápisu do statické paměti RAM




Typické parametry: min. doba zápisového cyklu ... 100% (shodná s dobou čtecího cyklu)
předstih CS cca 80%
šířka WE pulsu cca 80%
předstih dat cca 50%

UPS 9 • 7

15.6.1995 © P. Slaba

**POUŽITÍ PAMĚŤOVÝCH OBVODŮ
PŘI KONSTRUKCI HLAVNÍ PAMĚTI****PŘIPOJENÍ PAMĚŤOVÉHO OBVODU NA SBĚRNICI
MIKROPROCESORU**

Pro jednoduchost předpokládáme hypotetický mikroprocesor, který má stejně rozhraní jako sběrnice počítače PC-XT. Paměťový obvod je typu SRAM a má kapacitu 32kx8bitů




UPS 9 • 8

14.3.2000 © P. Slaba - H. Kubátová

ROZŠÍŘENÍ ADRESOVÉHO PROSTORU

Mějme za úkol navrhnut modul hlavní paměti o kapacitě 96kB (s organizací 96kx8) s použitím paměťových obvodů s organizací 32kx8.



- adresové a datové vývody všech paměťových obvodů jsou spojeny paralelně a připojeny na odpovídající vodiče sběrnice
- vývody pro řízení čtení a zápisu jsou rovněž připojeny k vodičům MEMR a MEMW řidicí sběrnice
- jednotlivé paměťové obvody jsou vybírány aktivací vstupu CS připojených k výstupům dekodéru adres


UPS 9 • 9

15.3.2000 © P. Slaba - H. Kubátová

ROZŠÍŘENÍ SLOVA HLAVNÍ PAMĚTI

Mějme za úkol realizovat modul HP s organizací 32kx16 (t.j. šířka sběrnice paměťového modulu bude 16bitů) z paměťových obvodů 32kx8.

- a) paměť adresovaná po slovech - nejmenší adresovatelnou jednotkou je 16-bitové slovo




- adresové a řídicí vývody obou paměťových obvodů jsou spojeny paralelně a připojeny na odpovídající vodiče sběrnice
- datové vývody jsou vyvedeny samostatně a připojeny na nižších (U1) a vyšších (U2) 8 vodičů datové sběrnice. Obvod U1 ukládá nižší a obvod U2 vyšší slabiku slova.

UPS 9 • 10

17.3.2000 © P. Slaba - H. Kubátová

b) paměť adresovaná po slabikách (ale se 16-bitovou datovou sběrnicí). Podobně je řešena např. adresace paměti v počítačích PC-AT a vyšších.




- vzhledem k adresaci po slabikách se mezi U1 a U2 přepíná signálem A0. Adresové vodiče obou obvodů jsou spojeny paralelně a na adresovou sběrnici jsou připojeny s "posunutím" o 1bit (A0 paměti na A1 sběrnice atd.).
- signál 8/16 svojí nulovou hodnotou povoluje 16-bitový přenos (vybrány jsou současně U1 a U2, na hodnotě signálu A0 pak nezáleží); jedničková hodnota signálu 8/16 povoluje 8-bitový přenos. Ten se podle hodnoty signálu A0 uskuteční po nižších (při A0=0) nebo vyšších (při A0=1) osmi bitech datové sběrnice.

UPS 9 • 11

14.3.2000 © P. Slaba

KONSTRUKČNÍ PRINCIPY POLOVODIČOVÝCH PAMĚTÍ**STATICKÁ PAMĚŤ RAM**

Paměťová buňka je realizována jako bistabilní klopný obvod - v CMOS logice jako dvojice invertorů




Při zápisu dojde k sepnutí přenosových hradel P1 a P2 a současně k aktivaci budičů B1 a B2. Tím se hodnota z vodiče D0 zapíše do klopného obvodu KO, protože přenosová hradla a budiče jsou "silnější" (mají menší impedanci v sepnutém stavu) než tranzistory v klopném obvodu. Při čtení se stav klopného obvodu KO přenese přenosovým hradlem P1 na první vstup multiplexera MX a je-li tento vstup vybrán, objeví se na vodiči D0.

UPS 9 • 12

10.5.1995 © P. Slaba

DYNAMICKÁ PAMĚŤ RAM

Jednotranzistorová paměťová buňka, data jsou uchována ve formě náboje na paměťovém kondenzátoru.



adresa je časově multiplexována, polovina adresy při RAS=0 (řádek), druhá polovina adresy při CAS=0 (sloupec)

zápis: na datový (sloupový) vodič se přivede zapisovaná úroveň a aktivuje se zvolený řádek. Paměťový kondenzátor se nabije nebo vybije.

čtení: při výběru řádku se kondenzátory vybíjí do vstupů čtecích zesilovačů (čtení je destruktivní, přečtenou informaci je nutno bezprostředně zapsat zpět).

obnovení: stejně jako čtení. Protože čtecí zesilovače jsou umístěny ve všech sloupcích, obnovují se všechny sloupce jednoho řádku najednou.

**POROVNÁNÍ VLASTNOSTÍ STATICKÝCH
A DYNAMICKÝCH PAMĚTÍ RAM**

- dynamické paměti jsou při stejné kapacitě podstatně levnější než statické.

dynamická pam. buňka 1 tranzistor
statická pam. buňka 6 tranzistorů

- dynamické paměti vyžadují externí logické obvody pro řízení obnovování, které musí periodicky generovat všechny adresy řádků

- dynamické paměti jsou poněkud pomalejší než statické vzhledem k tomu, že po destruktivním čtení musí být právě přečtená informace zapsána zpět do příslušných paměťových buněk (zaříšuje interní logika paměťových obvodů)

- dynamické paměti mají větší spotřebu v klidovém stavu, protože při obnovování dochází neustále k nabíjení a vybíjení paměťových kondenzátorů