16.8.2. Třístavový záchytný osmibitový registr
Předcházející 16.8. Záchytné registry Další

16.8.2. Třístavový záchytný osmibitový registr

Obrázek 16.45. 74573

       +----+  +----+
  !OE -|  1 +--+ 20 |- Vcc
   D0 -|  2      19 |- O0
   D1 -|  3      18 |- O1
   D2 -|  4      17 |- O2
   D3 -|  5      16 |- O3
   D4 -|  6      15 |- O4
   D5 -|  7      14 |- O5
   D6 -|  8      13 |- O6
   D7 -|  9      12 |- O7
  GND -| 10      11 |- LE
       +------------+
D0-D7
datové vstupy
LE
vstup latch enable aktivní v logické 1
!OE
vstup "3-state output enable", aktivní v logické 0
Q0-Q7
třístavové výstupy, aktivují se signálem !OE = 0
Předcházející Nahoru Další
16.8.1. Obousměrný 8-mi bitový, třístavový záchytný registr Domů 16.9.
Licence Creative Commons
Elektronika a počítače, jejímž autorem je Radek Hnilica, podléhá licenci Creative Commons Uveďte autora-Nevyužívejte dílo komerčně-Zachovejte licenci 3.0 Česká republika .