Následující informace pochází z http://www.6502.org/users/dieter/mt15a/mt15a_3.htm.

Zatím, co DTL logika, následovaná RTL logikou byla implementována v integrovaných obvodech a vedla ke konstrukci TTL a ECL, o realizaci logických obvodů z diskrétních součástek již tolik informací není. V této části shraňuji schémata a implementace logických hradel realizovaných pomocí tranzistorů a dalších diskrétních součástek.

K realizaci logiky pomocí tranzistorů jsem zatím nenašel mnoho informací. Nejzajimavější co jsem objevil je reálně použitá konstrukce hradla uvedená na obrázku. Obvod byl použit v počítači s hodinovým kmitočtem 0.5 MHz.

Následující hradlo NAND pochází z konstrukce počítače MT15.

Obrázek 12.18. Tranzistorové hradlo NAND počítače MT15

gEDA image schematic:sch: 640×480 PNG, EPS scale=40

Obrázek 12.19. Tranzistorové hradlo NAND (v Electric)

Toto hradlo lze snadno upravit na zapojení s otevřeným kolektorem. Pouze se vypustí odpor R3. Rovněž lze snadno přidáním dalších tranzistorů na vstup pod T1 a T2 rozšířit počet vstupů. V Dietrově konstrukci se vyskytují 4 a 8 vstupové hradla NAND s otevřeným kolektorem. Použití otevřeného kolektoru pak umožňuje spojovat výstupy hradel v montážním součtu. Dosáhneme tak nižšího průměrného počtu tranzistorů na logické hradlo v zapojení, protože koncový tranzistor T3 se tak stane součástí hradla OR.

Treshold napětí je okolo 1.3V, takže lze toto hradlo budit bez problémů integrovanými obvody 74HCT/ACT.

Napájecí napětí by mělo být v rozsahu od 2.4 do 2.6V. U každého hradla musí být na napájení kondenzátor C2.